毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

TMS320LF2407A基于DSP数字控制系统的逆变器设计(9)

时间:2017-02-07 20:37来源:毕业论文
③ 控制器区域网(CAN)。是现场总线的一种,主要用于各种设备的监测及控制。TMS320LF2407A片上CAN控制器模块是一个16位的外设模块,该模块完全支持CAN2


    ③ 控制器区域网(CAN)。是现场总线的一种,主要用于各种设备的监测及控制。TMS320LF2407A片上CAN控制器模块是一个16位的外设模块,该模块完全支持CAN2.0B协议,6个邮箱(其中0、1用于接收;4、5用于发送;2、3可配置为接收或发送)每次可以传送0~8个字节的数据,具有可编程的局部接收屏蔽、位传输速率、中断方案和总线唤醒事件、超强的错误诊断、自动错误重发和远程请求回应、支持自测试模式等功能。
CAN总线通信可靠性高,节点数有110个,传输速度高达1Mb/s(此时距离最长为40m),直接通信距离可达10km(速率5kb/s以下),采用双绞线差动方式进行通信,有很强的抗干扰能力。
    ④ 锁相环电路(PLL)和等待状态发生器。前者用于实现时钟选项;后者可通过软件编程产生用于用户需要的等待周期,以配合外围低速器件的使用。
    ⑤ 看门狗定时器与实时中断定时器。均为8位增量计数器,前者用于监控系统软件和硬件工作,在CPU出错时产生复位信号;后者用于产生周期性的中断请求。
    ⑥ 外部存储器接口。可扩展为192K字×16位的最大可寻址存储器空间(64K字程序存储器、 64K字数据存储器、64K字I/O空间)。  
    ⑦ 数字I/O。TMS320LF2407A有40个通用、双向的数字I/O引脚,其中大多数都是基本功能和一般I/O复用引脚。
    ⑧ JTAG接口。由于TMS320LF2407A结构复杂、工作速度快、外部引脚多、封装面积小、引脚排列密集等原因,传统的并行仿真方式已不适合于TMS320LF2407A的开发应用。TMS320LF2407A 具有符合IEEE1149.1规范的5线JTAG(边界扫描逻辑)串行仿真接口,能够极其方便地提供硬件系统的在线仿真和测试。
    ⑨ 外部中断。有五个外部中断(功率驱动保护、复位、不可屏蔽中断NMI及两个可屏蔽中断)。
3.2 逆变控制系统的硬件设计
 
图3.1 系统总体结构框图
3.3 数字信号处理器的硬件设计
3.3.1 复位电路
图3.2 上电复位电路
图3.3 手动复位电路
复位操作保证整个DSP电路系统有一个有序的启动顺序。
还有其他三种复位信号由下列情况产生:
①    看门狗定时复位
②    软件复位
③    非法地址复位
3.3.2 时钟电路
两种工作方式:
① 在PLC振荡器输入引脚XTAL1/CLKIN和PLL振荡器输出引脚XTAL2之间接一个晶体,启动芯片内部的振荡器产生时钟。
 
图3.4 采用片内振荡器的时钟电路
② 采用封装好的有源振荡器,直接产生时钟输入到XTAL1/CLKIN引脚,XTAL2悬空。
 
图3.5 采用外部振荡器的时钟电路
3.3.3 存储器接口电路
2407DSP有三个独立的地址空间:程序存储器数据存储器和I/O,每个空间容量均为64K字。
 
图3.6 存储器接口电路
    因为再用仿真器对2407ADSP电路进行仿真时,程序RAM是必需的;另外需要进行查表计算,也要较大的数据RAM空间,因此外部扩展64K字的RAM存储器,供程序空间使用。
DSP的外部存储器有两种工作方式:零等待工作方式、插入等待周期方式
 图3.7 TMS320LF2407A读操作时序图
t (A)是地址信号A0—A15有效到DSP读数据总线的时间,t (RD)为DSP读外部存储器信号RD有效到DSP读数据总线的时间。根据书记手册得:t (A)=15ns  t (RD)=5.5ns 即DSP在地址有效后15ns,该信号有效后5.5ns,开始访问数据总线,也就是外部存储器必须在地址级片选信号有效后15ns,内在数据总线上提供有效数据。 TMS320LF2407A基于DSP数字控制系统的逆变器设计(9):http://www.751com.cn/tongxin/lunwen_2613.html
------分隔线----------------------------
推荐内容