毕业论文

打赏
当前位置: 毕业论文 > 自动化 >

基于FPGA的波形回放系统设计(2)

时间:2020-07-10 20:51来源:毕业论文
本设计的核心器件有主要的特色,那就是不仅集成度非常高、高速而且可靠性非常高。 另外也有些比较重要的优势,如开发周期非常短,投资风险相对于

本设计的核心器件有主要的特色,那就是不仅集成度非常高、高速而且可靠性非常高。 另外也有些比较重要的优势,如开发周期非常短,投资风险相对于其它的具有类似功能的器件较小,产品上市快并且具有有一定的市场。

2 FPGA及VHDL介绍

2.1 FPGA

最近几年由于市场的大量需求,FPGA的技术正处在高速发展时期,得益于技术开发的高速发展,研究发展出来的新式芯片的集成度逐渐提升,成本也越来越低,传统的数字元件正在被开发出来的低端FPGA芯片取代,ASIC的市场份额不断被高端的FPGA所争夺。

2.1.1 FPGA的发展势头

FPGA的生产已经启用前卫的ASIC生产技艺[8],高端的FPGA芯片正在嵌入越来越丰富的处理器内核,一项系统级设计工程已经孕育而生,那就是基于FPGA的开发设计。FPGA 的集成度的不断升高多半得益于半导体制造工艺的不断提高,同时制造的成本也将随着制造工艺的提升而不断降低,FPGA作为替代ASIC 来实现电子系统的远景将日趋光明。FPGA有如此远大的光景,是由于它的发展优势:

(1)低功耗、大容量、低电压;

(2)系统级高密度;

(3)FPGA和ASIC两者之间的互补融合;

(4)系统动态重构电路逻辑的功能;

2.2 VHDL介绍

硬件描述语言HDL是EDA技巧中紧要的组成部分,经常使用的硬件描述语言有AHDL、VHDL和Verilog HDL,而VHDL和Verilog HDL是如今最受接待并已成为IEEE标准的硬件描述语言[9],故它们具备优秀的可移植性。

本次设计的每一个底层模块需要VHDL程序通过编译生成对应的元件符号以供顶层原理图设计调用。VHDL是超高速集成电路硬件描述语言的缩写,是现如今标准化程度最高的硬件描述语言IEEE,于1987年VHDL被采用为IEEE1076准则[6],之后晋级到VHDL 1993版本。经过20年的发展,VHDL以其巨大的体系描述本领、能够表率的程序设计布局、机动灵便的语言表达派头和多层次的仿真尝试技术措施,在电子策划范略域内遭到了宽泛的接受,成为方今EDA硬件描述的第一选择。当前,时髦的EDA工具全数撑持VHDL,它在EDA范畴的学术交流、电子策划的存档、专用集成电路(ASIC)设计等方面,承担着不可缺少的脚色。研究学者认为当今天下VHDL与Verilog HDL语言将担当起几近全部的数字体系策划任务。显而易见,VHDL是当今电子设计研究人员务必得会驾驭的硬件策划计算机语言[9]。源^自·751·文.论,文'网]www.751com.cn

3 系统方案设计

本次设计的目的是将被测量的波形信号进行数字存储,并经过通用的双踪示波器将被测量的波形信号回放出来。因为被采摘的信号是模拟波形信号,且存储的模式是数字信号存储模式,故应当将此模拟信号举行量化处置,而后存储到相对应的存储器中,当必须回放的时刻来临时,从存储器中读出数据并规复为模拟信号,并传递至通用的双踪示波器的Y输入端,在X输入端加入原始信号,观测波形图形之间的差异。故本次设计的要点是对信号采集处理的设计要点,并转换为数字信号存储,通用示波器显示的控制。

本次设计使用FPGA芯片为操作控制核心,数据经过能将波形模拟信号转换成数字信号的模数转换模块, 然后通过FPGA芯片将采集到的数据存储至系统嵌入式存储器,然后由FPGA芯片控制将数据送至数模转换模块处理之后输出到通用的双踪示波器中, 此方案性价比高,实现较为容易,信号调节电路采用普通的运算放大器即可完成。

本设计的目的就是实现波形的采集、存储、回放这三大功能,采集、存储和回放之间的联系和控制都交由FPGA芯片控制,FPGA芯片就相当于一个CPU,是中枢核心的部件。 基于FPGA的波形回放系统设计(2):http://www.751com.cn/zidonghua/lunwen_56111.html

------分隔线----------------------------
推荐内容