所以在以太网芯片的应用越来越广泛的时候，有必要对其进行深入研究并自行开发。
1. 3    FPGA设计流程与开发环境
1.3.1    FPGA设计流程
FPGA设计分为设计准备、设计输入、设计处理、功能仿真、时序仿真、器件编程和下载测试七个步骤，设计流程如图1.1所示。
 
图1.1 FPGA设计流程图
（一）设计准备
可编程逻辑设计是利用EDA开发软件和编程工具对器件进行开发的过程。高密度复杂可编程逻辑器件的设计流程如图1.1所示。
（二）设计输入
1）原理图
原理图输入方式是最直接的设计描述方式，要设计什么，就从软件系统提供的元件库中调出来，画出原理图。其优点是容易实现仿真，便于观察信号和调整电路;缺点是效率低。
2）器件描述语言
硬件描述语言是用文本方式描述设计。其突出优点有：①语言与工艺的无关性，使设计人员在系统设计、逻辑验证阶段便于确立方案的可行性；②语言的公开可利用性，便于实现大规模系统设计；③很强的逻辑描述和仿真功能，且输入效率高；④在不同的设计输入库之间转换非常方便，无需熟悉底层电路和PLD结构。
3）波形图
波形输入方式主要用于建立和编辑波形设计文件、输入仿真向量和功能测试向量。波形设计输入适用于时序逻辑和有重复性的逻辑函数。
（三）设计处理
设计处理是器件设计的核心环节。设计处理过程中，编译软件对设计输入文件进行逻辑化简、综合优化和适配，产生编程用的编程文件。主要包括:语法检查和设计规则检查、逻辑优化和综合、映射、适配和分割、布局和布线、时序提取和配置等相关工作。
（四）功能仿真
功能仿真是使用仿真工具对完成的设计进行测试，模拟实际物理环境下的工作情况。功能仿真也称为前仿真，仅对逻辑功能进行测试模拟，了解其实现的功能是否满足原设计的要求，仿真过程未加入时序信息，不涉及具体器件的硬件特性。
（五）时序仿真
时序仿真也称为后仿真，是在布局布线后，提取有关的器件延迟、连线延时等时序参数，在此基础上进行仿真。这种仿真接近真实器件的运行情况。
（751）下载测试
下载测试是将设计实现生成的位流下载到FPGA芯片中，也叫芯片一配置。因FPGA大多支持IEEE的JTAG(Joint Test Action Group)标准，所以使用芯片上的JTAG口是常用的下载方式。将位流文件下载到FPGA中进行物理测试即为电路验证。
1.3.2    开发环境与仿真工具
本课题使用的FPGA开发环境为Xilinx的XPS（Xilinx Platform Studio）13.2和SDK（Xilinx Software Development Kit）13.2。
 
图1.2 XPS图形界面
XPS对于适配到Xilinx FPGA的采用PowerPC 硬处理器核和Xilinx MicroBlaze软处理器核的嵌入式子系统，XPS套件可以完成设计的简化、抽象和加速。XPS套件与计算IP库、软驱动、文档、参考设计和MicroBlaze软处理器IP内核共同构成Xilinx嵌入式开发套件（EDK）的一部分。XPS的图形界面如图1.2所示。而SDK主要用于编写和调试软件应用程序。
基于ISE和EDK的嵌入式设计流程如图1.3所示。
 
图1.3 嵌入式设计流程图
在上图中，方框部分是在ISE设计组件中完成的，而椭圆框部分则在EDK开发套件中完成的。在设计时，在EDK中必须选择和ISE中相同的FPGA芯片。首先用EDK开发嵌入式处理器设计，接着调用ISE并添加嵌入式模块作为包括在顶层ISE中的源。在顶层的FPGA设计中，复制由XPS生成的设计约束到ISE工程的UCF文件中，为了方便端口约束文件的正确复制，在顶层设计中使用的端口名字和BSB在嵌入式子模块中生成的相同。 基于FPGA的网口数据传输和应用程序开发(3):http://www.751com.cn/tongxin/lunwen_8897.html