毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

VHDL数字频带传输系统的建模与设计(3)

时间:2021-06-15 22:45来源:毕业论文
在此数字频带系统的基础上,更加深入的了解关于数字频带传输系统及 FPGA 可 编程逻辑电路的运用,能够自己独立运用 VHDL 设计一些在日常生活中和通信

在此数字频带系统的基础上,更加深入的了解关于数字频带传输系统及 FPGA 可 编程逻辑电路的运用,能够自己独立运用 VHDL 设计一些在日常生活中和通信、电子 技术的一些常用的数字电路模型。

 

2 数字频带传输系统原理

 

2.1 基于 DDS 载波信号发生器原理

DDS,即直接数字频率合成器(Direct Digital Frequency Synthesizer),是一 种数字电子方式,,它从相位概念出发从一单一频率源中合成任意频率和波形。其组

 

 

 

成如下:

 

 

 

 

fc

 

 

图 2.1 DDS 原理方框图 频率预置与调节电路用于实现频率控制量的输入。

累加器,是由 N 位寄存器和 N 位加法器组成的。其在时钟的作用下,进行相位累 加。每实现一个周期性的动作,需要相位累加器累加满量从而产生一次溢出。

波形存储器用于实现波形的相位—幅值转换。

D/A 转换器用于把合成后的二进制数字量形式的离散正弦波 S(n)转换成模拟量 值 S(t)。

低通滤波器的作用是滤除 D/A 转换器输出的阶梯形正弦波 S(t)中不必要的高 频成分,以使最终输出的正弦波更加光滑。

2.2 m 序列发生器原理文献综述

m 序列具有良好的伪随机性,因此适用于作为基带输入信号。图 2.2 所示为 m

 

序列发生的一般结构模型,其中最后一级线性反馈移位寄存器输出 m 序列。a  ( i =1,

 

2,3,4,…,n)是各移位寄存器的状态,c 对应各移存器的反馈系数,当 c =1 时,连

i i

 

接线连通,该移存器的输出参与反馈,否则,连接线不连通,该级移存器的输出不参

与反馈。必须注意的是,c 与 c 不能等于 0,这是因为当 c =0 时,移位寄存器不存在

0 n 0

 

反馈,不会有 m 序列生成,而当 c =0 时,反馈移存器的级数将会退化为 n-1 级甚至 更少级。

 

 

 

 

 

 

 

 

 

 

 

 

 

ak-1

ak-2

ak-3

ak-n-1

ak-n 输出

 

 

图 2.2 反馈移位寄存器的结构模型

 

反馈函数为 a

 

 

存器的反馈逻辑函数。其中,级数 n 决定了反馈移位寄存器的输出序列的长度,ci 决定了移存器的反馈连接和序列结构。

2.3 二进制振幅键控(2ASK)调制、解调原理

2.3.1 2ASK 调制

 

2ASK 调制有两种实现方法:相乘器法和键控法。

1)相乘器法

图 2.3 为 ASK 调制器框图,它的输入{ Ak }是一个随机信息序列 ,该序列经过基 带信号形成器后,产生波形序列。设形成器的基本波形为 g(t),则波形序列为 VHDL数字频带传输系统的建模与设计(3):http://www.751com.cn/tongxin/lunwen_76958.html

------分隔线----------------------------
推荐内容