毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

基于状态机的SDRAM控制器设计(3)

时间:2018-06-13 16:09来源:毕业论文
存储器的技术指标存储器的性能指标主要是存储容量、存储时间、存储周期和存储器带宽。存储容量存储器中可以容纳的存储单元总数。常用字数或字节数


存储器的技术指标存储器的性能指标主要是存储容量、存储时间、存储周期和存储器带宽。存储容量存储器中可以容纳的存储单元总数。常用字数或字节数来表示。一个字节定义为8个二进制位。一个字长通常是8的倍数。存储时间又称存储器访问时间,指从启一次存储器操作到完成该操作所经历的时间。即从一次读操作命令发出到该操作完成,将数据读入数据缓冲寄存器为止所经历的时间。存储周期连续启动两次读操作所需间隔的最小时间。通常,存储周期略大于存储时间,时间单位为ns。存储器带宽单位时间里存储器所存取的信息量,通常以位/秒或字节/秒为单位。带宽是衡量数据传输速率的重要技术指标。存储容量反映了存储空间的大小,存储时间、存储周期和存储器带宽反映了存储器的速度指标。[4]
2.2  SDRAM控制器的功能
我们平时看到的 SDRAM 都是以单独封装好的module的形式出现,也就是我们常说的内存条。SDRAM控制器正是针对 SDRAM 的时序和指令操作特点,为 SDRAM 和上位机提供数据接口和时序控制的逻辑SDRAM 与 SRAM 最大的不同就是它不能长时间的保持数据,这是由 SDRAM的硬件结构所决定的。为了节省面积降低成本,SDRAM 的数据是存储在一个很小的电容上的,而不是存储在触发器上。因为电容会漏电,所以经过一定的时间以后存储在该电容上的电荷会减少到无法识别的程度,即数据消失了。所以 SDRAM需要不断进行刷新(Refresh)才能保留住数据,即在电荷消失之前补充足够的电荷,因此Refresh是SDRAM最重要的操作之一。何时 Refresh 关系到 SDRAM 性能的稳定和好坏,所以需要仔细设计 SDRAM 控制器来控制 SDRAM 的 Refresh。 SDRAM 器件内部由多个体(Bank)组成,通过行地址和列地址来寻址,存储体的行地址和列地址的位数取决于存储器的容量。SDRAM 利用两个时钟周期分别传输行地址和列地址,这样就达到了减少针脚的目的,但是多路寻址技术也使得读写的过程更加复杂了,这也需要 SDRAM 控制器来实现。SDRAM 的控制是通过总线命令实现的。SDRAM 支持的常用命令有 7 种:空操作(NOP)、模式寄存器配置(Mode Register Set)、激活操作(Active)、突发读(Burst Read)、突发写(Burst Write)、刷新(Refresh)和预充电(Precharge)所有的操作命令都是通过信号线 RAS_N、CAS_N、WE_N  的不同组合来实现的,这需要 SDRAM 控制器的介入。与SRAM不同,SDRAM在工作时,还存在 Refresh、Precharge 以及寻址等必要的非数据传输操作,因这些操作的存在,使 SDRAM 的带宽不可能达到百分之百的利用,所以也需要 SDRAM 控制器来提高带宽的利用率。 [5]
综上所述,SDRAM 控制器的主要功能包括:
(1)初始化 SDRAM;
(2)产生周期性的刷新命令来文持 SDRAM 内的数据而不丢失;
(3)控制 SDRAM 的读写时序;
(4)暂存读写数据。
2.3 SDRAM结构
SDRAM 内部的存储单元按阵列分布,如图所示。输入的地址经过译码电路产生一个行(Row)选择信号和一个列(Column)选择信号。行列相交点即为所要寻址的存储单元格,寻址到的存储单元里面的数据经过数据总线写入或读出,这就是 SDRAM 芯片的基本原理。 基于状态机的SDRAM控制器设计(3):http://www.751com.cn/tongxin/lunwen_17690.html
------分隔线----------------------------
推荐内容